Jpn. Pat. Appln. KOKAI Publication NO. 63-252459

- 1. Filing Number: Japanese Patent Application No. 62-87360
 - 2. Filing Date: April 9, 1987
 - 3. Applicant: SEIKO EPSON CORP. (JAPAN)
 - 4. KOKAI/KOKOKU Date: October 19, 1988
 - 5. Priority: Non
 - 6. Request for Examination: Not Filed
 - 7. Int. Cl4 & Japanese Classification: H 01 L 27/08

29/78

SPECIFICATION

- 1. TITLE OF THE INVENTION SEMICONDUCTOR DEVICE
- 2. WHAT IS CLAIMED IS:
- (1) A semiconductor device comprising a MOS transistor having gate film thickness sizes of at least two kinds.
- (2) A semiconductor device according to claim 1, wherein voltages applied to the gate films of the different film thickness sizes are different from each other.
- 3. DETAILED DESCRIPTION OF THE INVENTION [INDUSTRIAL TECHNICAL FIELD]

The present invention relates to a semiconductor device and in particular to a structure of a so-called high voltage proof semiconductor device which comprises a MOS transistor, in which a high-voltage proof element is built,

and where the number of power supply voltages is at least two kinds.

[SUMMARY OF THE INVENTION]

The present invention is a semiconductor device comprising a MOS transistor, where high voltage proof, fineness and high speed are achieved by changing gate film thickness according to voltage to be applied.

[PRIOR ART]

In a conventional high voltage proof semiconductor device, a logic circuit portion which is operated normally at 5V and a high voltage proof portion which is operated normally at 5 V or more have the same film thickness.

[PROBLEM TO BE SOLVED BY THE INVENTION]

In the above-mentioned conventional art, however, since the gate film thickness size of the logic circuit portion and the gate film thickness size of the high voltage proof portion are equal to each other, when a voltage applied to the high voltage proof portion is increased, the gate film thickness must be made thicker. As a result, it becomes impossible to achieve fineness and high speed in the logic circuit portion. On the contrary, there is a problem that, when the gate thickness is made thinner in order to achieve fineness and high speed in the logic circuit portion, the gate voltage can not be increased so that high voltage proof can not be achieved. In view of the above, the present invention is for solving the such a problem and an object thereof is to provide a

high voltage proof semiconductor device where fineness and high speed are achieved in a logic circuit portion and higher voltage can be applied to a high voltage proof portion.

[MEANS FOR SOLVING PROBLEM]

A semiconductor device of the present invention is characterized in that the gate film thickness of a logic circuit portion and that of a high voltage proof portion are different from each other.

[EMBODIMENT]

FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention. numeral 1 denotes a Si substrate, for example, and 2 denotes a MOS transistor of a logic circuit portion. Reference numeral 3 denotes a diffusion layer constituting a MOS transistor of the logic circuit portion and 4 denotes a gate film of the logic circuit portion. Reference numeral 5 denotes a MOS transistor of a high voltage proof Reference numeral 6 denotes a diffusion layer constituting a high voltage proof MOS transistor, which may be formed simultaneously with the formation of the diffusion layer 3 of the logic circuit portion. Reference numeral 7 denotes a gate film of the high voltage proof MOS transistor. Reference numeral 8 denotes a gate electrode and 9 denotes an insulation film in a separation region which separates a MOS transistor. The thickness of the gate film 4 of the logic circuit portion is set to, for

example, 400Đ, so that the channel length of the MOS transistor can be set to about 2 μm or so. Sufficient fine structure can be achieved and high speed can be achieved. Meanwhile, the thickness of the gate film 7 of the high voltage proof portion is set to, for example, 2000Đ, so that a voltage up to about 50 V can be applied as a gate voltage. Thus, a higher voltage proof can be achieved. Then, the gate film thickness of the logic circuit portion and the gate film thickness of the high voltage proof portion can be set freely according to requirement of a semiconductor device, thereby allowing design of a semiconductor device with a high degree of freedom.

FIG. 2 is a sectional view showing another embodiment of a semiconductor device of the present invention, which is an embodiment where a high voltage proof portion is applied to a MOS transistor of an offset structure. In FIG. 2, reference numeral 10 denotes an offset portion, which can be made high-voltage proof by lowering density below the density of the diffusion layer 6.

Thus, in the present invention, any structure can be employed for the MOS transistor of the high voltage proof portion.

[EFFECT OF THE INVENTION]

As mentioned above, according to the present invention, an effect can be obtained that the gate film thickness of the logic circuit portion and that of the high


voltage proof portion are made different from each other so that finer structure can be achieved in the logic circuit portion, higher speed can be achieved, and higher voltage proof can be attained.

4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 is a sectional view showing a main portion of an embodiment of a semiconductor device of the present invention; and

FIG. 2 is a sectional view showing a main portion of another embodiment of a semiconductor device of the present invention.

- 1. Si substrate
- 2. MOS transistor of logic circuit portion
- 3. diffusion layer of logic circuit portion
- 4. gate film of logic circuit portion
- 5. MOS transistor of high voltage proof portion
- 6. diffusion layer of high voltage proof portion
- 7. gate film of high voltage proof portion
- 8. gate electrode
- 9. insulation layer of separation region
- 10. offset portion



9 日本国特許庁(JP)

①特許出頭公開

四公開特許公報(A)

昭63-252459

@Int,Cl.1

識別記号

厅内整理番号

到公開 昭和63年(1988)10月19日

H 01 L 27/08 29/78 102

C-7735-5F G-8422-5F

審査請求 未請求 発明の数 1 (全2頁)

の発明の名称

半導体装置

到特 頤 昭62-87360

宛出 顾 昭62(1987)4月9日

母発明者 竹中

計 度 長野県

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

②代 理 人 弁理士 最 上 務 外1名

on ma en

1. 为明の名称 半切坏器器

2. 1) 作前状の周囲

(I) 少なくと62種切以上のゲートの点を切っ MOS並トランジスタで制度されていることを 特徴とする年頃体製理。

3. A W o II II I B W

(亚及上のほぼが) 即)

本知明は、洋塩体益配、特にMOS型トラングスタで同様され、高計圧衆子を内配させ、風動電圧が少なくとも2個間以上ある、いわゆる高計圧単塩体経辺の構造に関する。

(为明の歴史)

本語明は、MOS型トランシスタで情報される 単四体経費において、ゲートは四を、印加する位 正にむじて思えることにより、延齢圧化と、域制 化、及び高速化を再立るせたものである。

(健果のほ明)

は米の、不利圧半の不知区は、国内のVでかけませる知り回路部と、国介のV以上の所利止は分とは別じゲートは以て保険していた。

(別別がお次しようとする問題以)

しかし、限込の選束技術では、為如四外部と高計圧はでゲート収及が同じ収得であるため、高計圧のにかりる位圧を高くしようとするとゲートはが必及くなる。逆に始明回外部を吸加化し、共通化するためにゲートの位を解くすると、ゲート位圧を上げられず、高計圧化が出来なくなるという関ムを行する。 そこで本角別はこのような問題はなればするもので、その目のとする所は、過過回路はそばからし、及び訴訟化し、なむあつ訴訟にはについてはより高い位圧を印加出来るような訴訟に

特別昭63-252459 (2)

医半日体提出专口的才多所定为多。 (内型点要解处才多点的变印度)

本名町の中央体質では、独型回路はと対針では、 のゲートは以を変えたことを分離とする。 (1) が他)

町1 図は本ி別の中の体に図の実用図に於りる所面図である。1 は図えばSI 広庭である。3 は図がはSI 広庭である。3 は短週間路域のMOS型トランクスタモ制である。3は短週間路域のグートを図がある。6 は脳利圧域のMOS型トランクを制度のある。6 は脳利圧域のS型トランクを制度のであり、3 の角型回路域の、S型トランクスタウェランは あり、7 は脳利圧MOS型トランクスタウェランは あり、6 はガート は低であり、0 は脳間に MOS型トランクスタウェンスタウェンスルにとしては、約2 は m 位と で なったと に より、 MOS型トランクスタウチャンスルにとしては、約2 は m 位と で なったと に まり、 MOS型トランクスタウチャンスルにとしては、 m で で あり、

た、途位的にも高速化が打れる。これに対し、高 耐圧体のゲート以うについては何をほ2000人 とすることにより、ゲートは圧としては、約50 Vまで印加山米、高耐圧化がけれる。そして短側 四路体のゲートなほと高軒圧体のゲートなほにつ いては、半項体はほの要求により自由には定山米 るためより、自由はのある外母体はほの収計が可 配となる。

可2図は水処町の半切体製品他の実施図に於りる前面のであり、再計匠のがいちゅるオフセット 最近のMOS型トランクスクに延用した例である。可2図中、10以オフセット図がであり、2 な、Gの試成図より、お広を下げることにより、 再計匠化を可能にする。

このように半角切においては、 応針圧 匹 3) の M O 3 立 1 クンシスクの構造についてはどの様な構造をとっても以いことは言うまでも 知い。
(外別の効果)

以上述べた同に本効可によれば、は前面路域と 再料に成のゲート以降を変えることにより、急回

回5部の後担化が可能であり、また、選回的にも 高速化がけれ、所引圧時については可能圧化が可能になるとなり効果を行する。


1. Omomnumm

第1回は、本知明の半切体調理の一実務例を示す主义断面図。


而 2 因 13 本務明 0 半 10 体 13 已 0 他 0 实 16 的 e 示

- 1 ··· S 1 75 02
- 2 … 類 脚 間 路 路 の M O S 草 トラ ン リ ス タ
- 3 … 益 田 田 路 路 む 旺 彦 函
- 4…温期回路のツートロ
- 5 ... IN IE ES O M O 9 51 1 2 2 2 2 9
- C ... THE MOUNTS
- 7…な引圧器のゲートロ
- 8 … // - 1 10 16
- 9 ·· 5) ## ## # # # ## ##
- 10 ··· * 7 * 7 + 28 5)





3 1 3



第2回